Logic Circuit Simulation in C++ 0.0.59

Lesen: Percuma ‎Saiz fail: N/A
‎Penarafan Pengguna: 5.0/5 - ‎2 ‎Undi

Tentang Logic Circuit Simulation in C++

libLCS adalah perpustakaan perihalan perkakasan dalam C++ yang bertujuan untuk menjadi kuat dan mudah seperti HDL Verilog. Ia kini menyokong pintu logik, flipflops, jam, dan memudahkan kelewatan, tugasan berterusan dan lambakan nilai pembolehubah ke dalam fail VCD.