DSP-GaTech-ECE6276A

Lesen: Percuma ‎Saiz fail: N/A
‎Penarafan Pengguna: 3.0/5 - ‎1 ‎Undi

Projek ini membangunkan pemproses DSP yang dioptimumkan untuk operasi FIR/IIR/DCT. Pengekodan dilakukan dalam VHDL, dan bertujuan untuk disintesis oleh Altera Quartus II.

sejarah versi

  • Versi initial diposkan pada 2004-11-24
    Beberapa pembaikan dan pengemaskinian
  • Versi N/A diposkan pada 2004-11-24

Butiran Atur Cara