ModelSim script 0.01

Lesen: Percuma ‎Saiz fail: N/A
‎Penarafan Pengguna: 5.0/5 - ‎1 ‎Undi

Projek ini bertujuan untuk menyediakan skrip kompil Tcl/Tk untuk ModelSim, simulator VHDL. Ia hendaklah terdiri daripada penyusuan mudah (semula) dan simulasi model VHDL. Tambahan pula, skrip Tcl/Tk akan sangat mudah dirampas untuk mengguna pakainya dengan mudah ke projek-projek baru.

sejarah versi

  • Versi 0.01 diposkan pada 2006-03-08
    Beberapa pembaikan dan pengemaskinian
  • Versi 0.01 diposkan pada 2006-03-08

Butiran Atur Cara