Atur cara mengikut evesoc.sf.net

Matlamat projek ini adalah untuk menyediakan SOC yang mudah tetapi boleh dilanjutkan (System On Chip) yang boleh dimuatkan ke dalam FPGA untuk menguji coprosesorsors tersuai dengan cepat dan menilai keteguhan mereka terhadap