Atur cara mengikut signs.sf.net
-
Signs - VHDL Hardware Developement Percuma
Tanda-tanda adalah persekitaran pembangunan untuk reka bentuk perkakasan dalam VHDL dan bahasa perihalan perkakasan lain. Ia menyediakan sintesis dan alat simulasi yang diintegrasikan sepenuhnya dalam plugin Eclipse termasuk