Atur cara mengikut smgenerator.sf.net

SmGen adalah penjana mesin negeri terhingga untuk Verilog. Bukan alat kemasukan FSM sekalipun. Input adalah seperti tingkah laku Verilog. SmGen menjana reka bentuk berasaskan FSM sintesis daripadanya. Sempadan jam disediakan